Довольно долгое время бесшовная реализация серверов на базе процессоров Intel Xeon с более чем двумя процессорными разъёмами была не лишенной ряда проблем. Даже второе поколение Xeon Scalable на LGA3647 имело лишь 3 линии UPI на процессор, да и то только у серий Gold и Platinum.
Однако анонс третьего поколения Xeon Scalable решил эту проблему: процессоры Cooper Lake имеют по шесть линков UPI в Gold- и Platinum-версиях (других пока и нет), а этого уже вполне достаточно для бесшовной реализации системных плат минимум с четырьмя разъёмами LGA3647.
В «доисторические» времена реализация многопроцессорных системных плат на базе процессоров Intel была проще, поскольку общались они между собой через единую системную шину, хотя производительность при этом и была далёкой от идеала. С появлением межпроцессорных интерфейсов QPI, а затем и UPI усложнило задачу.
