netmap и будущее софтовых маршрутизаторов

[NEP 217]

 

Для того, чтобы роутить 1-н пакет за 1-н такт - нужно построить регистровую память, где 1-н БИТ - это триггер (два транзистора). А построить нужно МЕГАБАЙТЫ такой памяти.

SRAM есть готовая же, не проблема.

 

Ну и да, для простого бгп ipv4 роутинга достаточно всего 16М памяти (ну по 1 байту на /24 подсеть)... Правда для меньших подсетей придется городить еще что-то...

 

 

 

SRAM - это просто регистровая память. TCAM - это  регистровая память организованная таким образом, чтобы отдавать маршрут за 1-н таккт (ее можно назвать ассоциативной, решающую задачу поиска за 1-н такт или одно обращение). Сколько тактов тебе понадобится для обращения к SRAM в которой хратится 600к маршрутов для поиска маршрута на пакет?

Відредаговано 2015-10-24 18:30:05 NEP

[NEP 217]

 

А ралтек даст 1 млн pps?

А что ему помешает?

Это с 10G картами есть сложности, а гигабитные все дубовые.

 

 

 

Это что ты там собрался передавать? 20-и байтные пакеты?

Відредаговано 2015-10-24 18:29:32 NEP

[KaYot 3 708]

 

 

А ралтек даст 1 млн pps?

А что ему помешает?

Это с 10G картами есть сложности, а гигабитные все дубовые.

 

 

 

Это что ты там собрался передавать? 20-и байтные пакеты?

 

Калькулятор говорит что реалтеку гиговому ничто не помешает передавать 64-байтные пакеты на 2M PPS.

[NEP 217]

 

 

 

А ралтек даст 1 млн pps?

А что ему помешает?

Это с 10G картами есть сложности, а гигабитные все дубовые.

 

 

 

Это что ты там собрался передавать? 20-и байтные пакеты?

 

Калькулятор говорит что реалтеку гиговому ничто не помешает передавать 64-байтные пакеты на 2M PPS.

 

 

Определенно ты найдешь этому применение.

[KaYot 3 708]

Ну спор ведь изначально ни о чем, почему ж не уточнить)

[NiTr0 584]

SRAM - это просто регистровая память. TCAM - это регистровая память организованная таким образом, чтобы отдавать маршрут за 1-н таккт (ее можно назвать ассоциативной, решающую задачу поиска за 1-н такт или одно обращение). Сколько тактов тебе понадобится для обращения к SRAM в которой хратится 600к маршрутов для поиска маршрута на пакет?

 

Если оперировать IPv4 /24 - берем 16М срама, 3 старших октета делаем адресом, заполняем в ячейки указатели на гейтвеи (IP/ARP записи в отдельном SRAM-е 256х80+ бит) - и, о чудо, имеем подобие TCAM на коленке. С 16 миллионами маршрутов /24, да. Неприятный довесок - менее очевидное заполнение этого хозяйства маршрутами, но это мелочь.

 

Ну и + полноценный мелкий TCAM на скажем 32-64к маршрутов, в который упихивать локальные подсети менее /24 шириной. Старшим битом в сраме кодировать необходимость заглянуть дополнительно в TCAM.

 

Итого - 2 такта вместо одного, зато дешево и сердито. Решение в лоб - не всегда самое эффективное

Відредаговано 2015-10-24 21:54:55 NiTr0

[NEP 217]

 

SRAM - это просто регистровая память. TCAM - это регистровая память организованная таким образом, чтобы отдавать маршрут за 1-н таккт (ее можно назвать ассоциативной, решающую задачу поиска за 1-н такт или одно обращение). Сколько тактов тебе понадобится для обращения к SRAM в которой хратится 600к маршрутов для поиска маршрута на пакет?

 

Если оперировать IPv4 /24 - берем 16М срама, 3 старших октета делаем адресом, заполняем в ячейки указатели на гейтвеи (IP/ARP записи в отдельном SRAM-е 256х80+ бит) - и, о чудо, имеем подобие TCAM на коленке. С 16 миллионами маршрутов /24, да. Неприятный довесок - менее очевидное заполнение этого хозяйства маршрутами, но это мелочь.

 

Ну и + полноценный мелкий TCAM на скажем 32-64к маршрутов, в который упихивать локальные подсети менее /24 шириной. Старшим битом в сраме кодировать необходимость заглянуть дополнительно в TCAM.

 

Итого - 2 такта вместо одного, зато дешево и сердито. Решение в лоб - не всегда самое эффективное

 

 

Бред.

 

16М срама, это точно. Принципиальную схему этого феерического бреда в студию.

 

Ты хоть понимаешь, что на 16М маршрутов тебе понадобится хранить как минимум: ip + mask. А это 16 000 000 (маршрутов) * 64 бит на маршрут ~ 1 млрд триггеров или 2 млрд транзисторов минимум.  И это еще без эпических схем дешифраторов.

 

Ты хоть понимаешь своей головой, что современный четырехядерный процессор Intel содержит не более 1 млрд. транзисторов, а скажем восьми ядерный i7 в 22 нм технологии содержит 2.6 млрд? И при массовом производстве такой чим на 2 млрд стоит под $1000. А вот эта твоя поделка в мелкой серии потянет на все $10 000 за чип + обвязка + софт, а это уже цена полноценного Juniper.

 

Интересно послушать твои влажные фантазии относительно аппаратной реализации ipv6 маршрутизации Сколько будем закладывать 1 трлн. транзисторов?

Відредаговано 2015-10-25 06:45:46 NEP

[Чучундра 222]

Число транзисторов не основной показатель. В микросхеме из планки памяти транзисторов больше чем в процессоре, но в отличии от последнего у нее регулярная повторяющаяся структура.

[NEP 217]

Число транзисторов не основной показатель. В микросхеме из планки памяти транзисторов больше чем в процессоре, но в отличии от последнего у нее регулярная повторяющаяся структура.

 

 

У какой это планки памяти применяются транзисторы? 

 

Ребята, обжимайте витуху и настраивайте Juniper. И не несите тут вселенский бред.

Відредаговано 2015-10-25 08:30:36 NEP

[Чучундра 222]

Ячейка памяти - затвор полевого транзистора. Не ?

[NEP 217]

Ячейка памяти - затвор полевого транзистора. Не ?

 

Какой памяти? Какие типы памяти ты вообще знаешь? flash - это тоже транзистор. Ты предлагаешь хранить на флешке траблицу маршрутизации?

 

Тут же обсуждалась SRAM, каждый бит которой строится на одном триггере, каждый триггер строится на двух транзисторах, достоинство такой памяти в быстродействии, кеш процессора - работающий на частоте процессора - это одно из мест ее применения, но ввиду дороговизны такого типа памяти - даже кеш у процессора весьма ограничен, так как иногда может занимать до 30-50% кристала всего процессора.

 

В любом случае, я абсолютно не вижу на сегодня проблемы маршрутизировать 20Г. Это просто Xeon e5 / Core i7 + Intel 10G карты. Сегодня 2х10G интерфейса ставятся по дефолту в новые платформы Supermicro: http://www.supermicro.nl/products/system/1U/1028/SYS-1028U-TN10RT_.cfm

 

Именно поэтому на сегодня: Brocade - предлагает vyatta, Juniper - vMX, cisco - CSR, alcatel - VSR и т.д.

Відредаговано 2015-10-25 09:17:07 NEP

[NiTr0 584]

 

 

Ты хоть понимаешь, что на 16М маршрутов тебе понадобится хранить как минимум: ip + mask

Не нужно. IP - 3 старших октета дают адрес. Маска - /24 by design. Более широкие маски, к примеру /16 бьются на кучу /24 и записываются в срам. Для более узких - уже юзать полноценный ткам, но их будет намного меньше.

 

Повторяюсь, не нужно решать задачу в лоб.

 

 

 

Тут же обсуждалась SRAM, каждый бит которой строится на одном триггере, каждый триггер строится на двух транзисторах

Бред.

Ячейка срама состоит из 10 транзисторов, никак не двух. КМОП же

[Lynx100 90]

В любом случае, я абсолютно не вижу на сегодня проблемы маршрутизировать 20Г. Это просто Xeon e5 / Core i7 + Intel 10G карты. Сегодня 2х10G интерфейса ставятся по дефолту в новые платформы Supermicro: http://www.supermicro.nl/products/system/1U/1028/SYS-1028U-TN10RT_.cfm

надо сказать еще другое

очень большому проценту до 10Г еще расти и расти и пока им за глаза хватает даже тех софтовых решений что есть, не говоря уже о новомодных фреймворках

а те кто маршрутизируют больше 10Г они уже и железо имеют или могут приобрести соответственное... стабильное с супортом, что при таких скоростях (так как за 10Г точно сетка не из 1000 чел) очень важно

 

но да на ПК на новых фреймворках будет дешевле... вопрос когда оно будет стабильно...

Відредаговано 2015-10-25 09:25:49 Lynx100

[NEP 217]

 

Ты хоть понимаешь, что на 16М маршрутов тебе понадобится хранить как минимум: ip + mask

Не нужно. IP - 3 старших октета дают адрес. Маска - /24 by design. Более широкие маски, к примеру /16 бьются на кучу /24 и записываются в срам. Для более узких - уже юзать полноценный ткам, но их будет намного меньше.

 

Повторяюсь, не нужно решать задачу в лоб.

 

 

 

Тут же обсуждалась SRAM, каждый бит которой строится на одном триггере, каждый триггер строится на двух транзисторах

Бред.

Ячейка срама состоит из 10 транзисторов, никак не двух. КМОП же

 

 

2-6-8-10. Все зависит от применения и технологии реализации. 

 

Я описую простейший случай для общимщиков витухи.

 

Відредаговано 2015-10-25 09:24:29 NEP

[NEP 217]

 

но да на ПК на новых фреймворках будет дешевле... вопрос когда оно будет стабильно...

 

 

Vyatta/VyOS стабильны, vMX - уже в препродакшен.

[Чучундра 222]

 

Ячейка памяти - затвор полевого транзистора. Не ?

 

Какой памяти? Какие типы памяти ты вообще знаешь? flash - это тоже транзистор. Ты предлагаешь хранить на флешке траблицу маршрутизации?

 

....

 

Я не имел в виду ни регистровую, ни флеш, ни какую никакую любую конкретную память. Просто хотел сказать что в самом минимальном случае один бит это минимум один транзистор, и микросхема памяти на 1Гбайт это миллиард транзисторов, но из-за того что у нее регулярная структура стоит она гораздо дешевле процессора у которого тоже 1 миллиард транзисторов.

[KaYot 3 708]

 

 

Ячейка памяти - затвор полевого транзистора. Не ?

Какой памяти? Какие типы памяти ты вообще знаешь? flash - это тоже транзистор. Ты предлагаешь хранить на флешке траблицу маршрутизации?

 

....

Я не имел в виду ни регистровую, ни флеш, ни какую никакую любую конкретную память. Просто хотел сказать что в самом минимальном случае один бит это минимум один транзистор, и микросхема памяти на 1Гбайт это миллиард транзисторов, но из-за того что у нее регулярная структура стоит она гораздо дешевле процессора у которого тоже 1 миллиард транзисторов.

Таки в минимальном случае 1 бит это 1 транзистор+конденсатор для dram или 6 транзисторов для sram. И, что пытался донести на прошлой странице Nep, в современном CPU кеш занимает большую часть площади кристалла и подавляющую часть транзисторного бюджета.

[NiTr0 584]

 

 

Я описую простейший случай для общимщиков витухи.

Да-да, сферический конь в вакууме, неприменимый в реальной жизни чуть менее чем полностью

[NiTr0 584]

 

 

Таки в минимальном случае 1 бит это 1 транзистор+конденсатор для dram или 6 транзисторов для sram. И, что пытался донести на прошлой странице Nep, в современном CPU кеш занимает большую часть площади кристалла и подавляющую часть транзисторного бюджета.

Не бОльшую чась, а где-то около половины.

Ну и да, помимо срама, работающего на частоте 3 ГГц, есть еще и драм (в т.ч. pseudoSRAM - эдакий EDO DRAM с авторефрешем, работа с которым ничем не отличается от SRAM, не надо отвлекаться на рефреш, а латентность - 55-70нс). Стоит к слову копейки: http://www.digikey.com/product-detail/en/W958D6DBCX7I%20TR/W958D6DBCX7I%20TR-ND/5155087

[ttttt 195]

vMX - уже в препродакшен.

Небось тоже $8000 за лицензию

[Lynx100 90]

Vyatta/VyOS стабильны, vMX - уже в препродакшен.

а точно в Vyos используется что-то из фреймворков? (чет информации не нашел) или все таки только в Vyatta комерческой версии dpdk?

[ttttt 195]

только в коммерческой

[supportod 1]

 

Для продакшена сыро.

Когда появится поддержка Реалтека! тогда и будем тестить

 

А ралтек даст 1 млн pps?

 

Не даст. Но надо посмотреть, сколько выжимается мелкими пакетами 64 байта

[supportod 1]

 

Ячейка памяти - затвор полевого транзистора. Не ?

 

В любом случае, я абсолютно не вижу на сегодня проблемы маршрутизировать 20Г. Это просто Xeon e5 / Core i7 + Intel 10G карты. Сегодня 2х10G интерфейса ставятся по дефолту в новые платформы Supermicro: http://www.supermicro.nl/products/system/1U/1028/SYS-1028U-TN10RT_.cfm

 

Там медные порты. Они чаще используются в ДЦ, чем в телекомах. И я бы не стал так категорически утверждать, что хватит любых CPU из вышеперечисленных серий для маршрутизации 20Г

[ntil 57]

я для хранения маршрутов /24  пользовать дешевую ZBT SRAM 133 МГц. с глубиной очереди 2-4. это не страшно, ведь хоть кол-во тактов на пакет и возрастает, но суммарная производительность не падает, ибо конвеер, пакеты просто ждут в пакетном буфере дольше.

 

133 MHz SRAM = 133 MPPS ~ 68 Гбит\с неблокируемых. если нужно больше - задача параллелится ценой дополнительной SRAM с идентичным содержимым - получаем выделенный лукап энджин на группу портов \ порт.

 

что касается стоимости SRAM - 1MБ чиы порядка 7 баксов. 

 

что-же касается возможности конвееризации процесса - то при грлбине очереди ~ 16 появляются мысли о использовании 4GB какойнить (DDR) SDRAM для хранения всех возможных /32