BGP 10G Soft Router Своими руками v1.0

[Fanat_non_root 88]

2wladd

Советую первый пост отселить в отдельную тему, подредактировав в соответсвии вышенаписанных 9ти страниц

[wladd 382]

2wladd

Советую первый пост отселить в отдельную тему, подредактировав в соответсвии вышенаписанных 9ти страниц

честно - тоже так думаю.

завтра же обобжим что по теме, и отселим, в другой раздел

для людей.

.

[KaYot 3 708]

IMHO, подобные темы не имеет смысла выносить в виде FAQ. Бордер еще кое-как пойдет, но BRAS у каждого штука уникальная, со своей философией, набором софта, а соответственно и заморочек. А с учетом того, что они еще и под конкретный биллинг обычно точатся..

[pavlabor 1 939]

Да немного перепуталось.

 

по

Max. Forwarding Rate

10M: 14,880 pps

100M: 148,809 pps

1G: 1,488,095 pps

Написал немного не так, не пакетов а частота.

Передается бит, понятно что скорость напорту не может быть больше 100мегабит,

тактуют и синхронизируют частоту тактования, для того чтобы выделить конкретный бит,

с битов собирается пакет, синхрометка, или стоповый бит, завершает пакет и подымается флаг.

На этом как бы смысл частоты закончился.

дальше, по маске паралельно открываются ключи, вентили в сторну служб,

Выделяется маска на мак и проходит серия каскадных сравнений в логических ключах матрицы коммцтации,

тут нет понятия частота, просто совпал логический ноль, ключь открылся, нет неоткрылся, тот в свою очередь открыл другой ключь и так далее пока не дойдет до ключа выгрузки пакета в порт, на етом етапе, поднимается флаг того порта, который совпал с логикой матрицы,

а логика матрицы, переводится в соответствующее состояние, неличием мака в таблице коммутации.

Для человека это запись в таблице, для матрицы, это маска ключей с нолями и единичками.

Флаг поднялся, пошла выгрузка пакета в порт, тут опять начинает работать частота, нарезая побитно пакет.

 

теперь например Max. Forwarding Rate - 100M: 148,809 pps, это передача,

а если фулдуплекс, то еще нужно добавить прием,

дальше портов 8,

шину нужно делвть чтобы обрабатывался не один порт,

вот и сделала шину 800мегабит.

Потому как может 4 порта вливать трафик, и 4 выливать, одновременно.

Получается что на порту 148,809 pps, но при работе 4 портов нужна шина 148,809 х 4 = 595 236 pps,

до аккумулятора и столько же от аккумулятора в порт.

Сама пропускная способность по трафику, средневзвешеная, зависит от конкретной ситуации,

так как шина и сама логка, принагрузке на два порта, может работать гораздо быстрее, то стоит аппаратное огранияение 148,809 pps.

При этом, емкость аккумулятора, уменьшить нельзя, он должен быть вмещать максимально возможный размер пакета.

Отсюда, аккумулятор фиксированой длинны, частота шины фиксированая, бистродействие фиксированое - производительность коммутатора фиксированая и от размера пакетов не зависит.

Но нагрузка на порту, плавает и Max. - 100M: 148,809 pps,

несущая частота в линии, она и в африке несущая, протсо если передачи нет, то идет пустая синхронизация,

передатчик гонит несущую, приемник принимает, накладывает свою частоту и нечего не выделяет,

как только пошла передача, то проскочил пакет, он обработалься и в счетчиках появился бит,

коммутатору побарабану, он не может изменить параметры уоторые могли бы изменить скорость,

но человек, смотритт на счетчик и делает выводы, что на третем порту проходит в секунду 10000ппс, а на седьмом 2ппс и думает, наверно два толстые.

 

Это так по простому, а если вгрызатся, то вот ntil дал талмут, можно курить.

Но для меня действительно не интересны некоторые тонкости, потому как я выше писал мне не интересно какая стоит память, я в данной статье расатриваю метод решения задачи коммутации, на хардовом уровне, на софтовом, комбинированом и где в этой теме стоит кошка а где писюк.

И варианты характеристик технологических решений, будут отличатся на порядки, вто время как характеристика конкретной памяти будет менять ситуацию на проценты.

[ntil 57]

Но нагрузка на порту, плавает и Max. - 100M: 148,809 pps,

 

садитесь, два!

 

148,809 pps - это производительность всей коммутационной фабрики суммарно для всех портов (чипсета)

разделите ППС на минимально возможное количество байт в пакете и получите пропускную способность в байтах, затем умножте на восемь и получите пропускную способность в битах. ее будет ровно столько, сколько скорость портов Х количество портов девайса. ровно.

 

 

 

несущая частота в линии, она и в африке несущая, протсо если передачи нет, то идет пустая синхронизация

не идет.нет там несущей, когда передатчик молчит, курите IEEE 802.3 . отсутствие постоянной несущей - наследие разделяемой среды.

в витопарном эзернете появилось автосогласование и линксенс, но они передают очень короткие посылки (группы из нескольких единичных очень коротких импульсов, не модулированных, не пакетов) каждые 8мс во время тишины, но это НЕ несущая и есть только в вышеупомянутом витопарном эзернете, и токо на свичах, т.к. физически там топология точка-точка между трансиверами и появилась возможность невозбранно попискивать в линию о поддерживаемых скоростях.

 

Но для меня действительно не интересны некоторые тонкости, потому как я выше писал мне не интересно

 

это не тонкости, это базовые принципы! как понимание как ДВС в автомобиле работает.

а знание принципов избавляет от запоминания вороха тонких особенностей.

без их , понимания базовых принципов, технология превращается в колдунство.

[NEP 217]

Где обещанная маркировка "DDR2 SRAM" ?

 

CY7C1416,18,27,20JV18.pdf

 

учтите, что там упоминается латентность в 1 цикл , но память в это время не простаивает, просто данные на выходе появятся с задержкой, при этом может быть подана команда на считывание следующей ячкйки (пока не получена еще предыдущая) - конвеер.

 

а вот на 633 мгц

CY7C1268XV18_CY7C1270XV18_001-70329.pdf

 

Ну чукча...

 

Так это не DDR2 SRAM, это же DDR-II SRAM

[ntil 57]

Где обещанная маркировка "DDR2 SRAM" ?

 

CY7C1416,18,27,20JV18.pdf

 

учтите, что там упоминается латентность в 1 цикл , но память в это время не простаивает, просто данные на выходе появятся с задержкой, при этом может быть подана команда на считывание следующей ячкйки (пока не получена еще предыдущая) - конвеер.

 

а вот на 633 мгц

CY7C1268XV18_CY7C1270XV18_001-70329.pdf

 

Ну чукча...

 

Так это не DDR2 SRAM, это же DDR-II SRAM

 

издеваешся? или найти даташит где двойка будет арабсая а не римская

[NEP 217]

издеваешся? или найти даташит где двойка будет арабсая а не римская

 

Поищите.

 

 

А в чем извиняюсь спросить ваше изобретение? И что вы там проверяли?

 

О том, что DDR-II/QDR-II SRAM испльзуется в конвейерах современных маршрутизаторов как бы давно известно http://www.firstpr.c...ing/router-fib/

[ntil 57]

издеваешся? или найти даташит где двойка будет арабсая а не римская

 

Поищите.

 

 

А в чем извиняюсь спросить ваше изобретение? И что вы там проверяли?

 

я НИГДЕ не говорил что я что-то изобретал!

если и были разговоры, то о наличии реализации известного алгоритма известными методами на известном языке описания аппаратных устройств с привязкой к архитектуре программируемых логических интегральных схем от одного известного производителя. и ничего более.

 

просто проверял. в порядке технического творчества, ибо перманентно железки разрабатываю.

вынашиваю вот мечту свитч состряпать на ПЛИС и заопенсоустить. аля "адурино" для провайдеров

 

О том, что DDR-II/QDR-II SRAM испльзуется в конвейерах современных маршрутизаторов как бы давно известно http://www.firstpr.c...ing/router-fib/

ну хоть кто-то об этом знает..

[NEP 217]

я НИГДЕ не говорил что я что-то изобретал!

если и были разговоры, то о наличии (возможности) реализации известного алгоритма известными методами на известном языке описания аппаратных устройств с привязкой к архитектуре программируемых логических интегральных схем от одного известного производителя. и ничего более.

 

А смысл? Не, ну че, можно конечно и x86-ю архитектуру повторить... а можно пойти и за $50 купить рабочее решение

[NEP 217]

Где обещанная маркировка "DDR2 SRAM" ?

 

CY7C1416,18,27,20JV18.pdf

 

учтите, что там упоминается латентность в 1 цикл , но память в это время не простаивает, просто данные на выходе появятся с задержкой, при этом может быть подана команда на считывание следующей ячкйки (пока не получена еще предыдущая) - конвеер.

 

а вот на 633 мгц

CY7C1268XV18_CY7C1270XV18_001-70329.pdf

 

Даташит - херня. Фото модуля в студию с маркировкой

[ntil 57]

Где обещанная маркировка "DDR2 SRAM" ?

 

CY7C1416,18,27,20JV18.pdf

 

учтите, что там упоминается латентность в 1 цикл , но память в это время не простаивает, просто данные на выходе появятся с задержкой, при этом может быть подана команда на считывание следующей ячкйки (пока не получена еще предыдущая) - конвеер.

 

а вот на 633 мгц

CY7C1268XV18_CY7C1270XV18_001-70329.pdf

 

Даташит - херня.

ухты! не ожидал !

 

Фото модуля в студию с маркировкой

 

А когда я буду утверждать что у меня член есть , ты что , тоже будишь просить его фото в студию?

не конструктивно. толсто в общем. и зелено.

[korvin2000 7]

Этот велосипед уже давно изобрели, не знаю на каком железе собрано у автора , может за основу была взята эта статья!

http://nag.ru/articl...tizirovali.html

 

Серега никто и не говорит что это уникально, хотя там это было на мамке с двумя процами, а у меня с одним процем причем цена того комплекта радикально отличается от моего, а именно это и ставилось во главу угла тут самое дорогое это сетевые карты, а там только мать с процессорами больше 2к стоит у меня есть и такой сервак , но у него другие задачи

 

да и твой босс Дмитрий сам попросил эту конфигурацию я ему эту ссылку и бросил

 

 

да вопрос открыт чего не хватает то для полноты картины по оптимизации ??? я до понедельника жду потом сам добавлю

 

и прошу в этой теме советы по данной теме СПАСИБО

[ntil 57]

я НИГДЕ не говорил что я что-то изобретал!

если и были разговоры, то о наличии (возможности) реализации известного алгоритма известными методами на известном языке описания аппаратных устройств с привязкой к архитектуре программируемых логических интегральных схем от одного известного производителя. и ничего более.

 

А смысл? Не, ну че, можно конечно и x86-ю архитектуру повторить... а можно пойти и за $50 купить рабочее решение

 

продай мне чипсет на 1М Л3 @200 MPPS хотя-бы за 100$

 

много кто из именитых вендоров на ПЛИС делает , ибо произвдство не мегамассовое и изготовление кристалов, их тестирование менее выгодно чем ПЛИС,. открой свою циску, будешь удивлен.

[NEP 217]

Где обещанная маркировка "DDR2 SRAM" ?

 

CY7C1416,18,27,20JV18.pdf

 

учтите, что там упоминается латентность в 1 цикл , но память в это время не простаивает, просто данные на выходе появятся с задержкой, при этом может быть подана команда на считывание следующей ячкйки (пока не получена еще предыдущая) - конвеер.

 

а вот на 633 мгц

CY7C1268XV18_CY7C1270XV18_001-70329.pdf

 

Даташит - херня.

ухты! не ожидал !

 

Фото модуля в студию с маркировкой

 

А когда я буду утверждать что у меня член есть , ты что , тоже будишь просить его фото в студию?

не конструктивно. толсто в общем. и зелено.

 

Лично мне индифферентно, кто вы мужик, женщина или трансвестит. Так есть фото модуля памяти или нет?

[NEP 217]

продай мне чипсет на 1М Л3 @200 MPPS хотя-бы за 100$

 

много кто из именитых вендоров на ПЛИС делает , ибо произвдство не мегамассовое и изготовление кристалов, их тестирование менее выгодно чем ПЛИС,. открой свою циску, будешь удивлен.

 

А с каких это пор чипсетами называют спецпроцессоры? Ну да ладно... Это и ежику понятно, что делают на ПЛИС ибо так делать экономически целесообразно. Мне просто не понятна цель вашей работы и расчетов

 

Вот на 400Mpps по цене приличного игрового ПК: http://www.ebay.com/...=item3ccb211247

[andryas 1 059]

Сорри за оффтоп, но в данной теме оффтоп уже сплошной...

 

Американский форум- задал вопрос, тебе на него обстоятельно и вежливо ответят.

Еврейский форум- задал вопрос, тебе зададут встречный вопрос.

Русский форум-задал вопрос, тебе ещё 2 часа будут объяснять какой ты м@д#к!

 

На Украинском форуме начинают как на русском, продолжают как на еврейском, и, часто минуя американский вариант, начинают меряться фуями.

 

Не в обиду, но, ребята, откройте тему о современной архитектуре комутирующих устройств, и я с удовольствием её почитаю, когда мне это понадобится. Здесь мне интересно почитать о достижениях в области тазикостроительства.

[pavlabor 1 939]

Сорри за оффтоп, но в данной теме оффтоп уже сплошной...

 

Американский форум- задал вопрос, тебе на него обстоятельно и вежливо ответят.

Еврейский форум- задал вопрос, тебе зададут встречный вопрос.

Русский форум-задал вопрос, тебе ещё 2 часа будут объяснять какой ты м@д#к!

 

На Украинском форуме начинают как на русском, продолжают как на еврейском, и, часто минуя американский вариант, начинают меряться фуями.

 

Не в обиду, но, ребята, откройте тему о современной архитектуре комутирующих устройств, и я с удовольствием её почитаю, когда мне это понадобится. Здесь мне интересно почитать о достижениях в области тазикостроительства.

 

На самом деле странно читать такое от человека желабщего почитать о достижениях в области тазикостроительства.

Потому как здесь именно и идет разговор, о архитектуре тазика.

 

Первый вариант, который предложен автором, это тазик+сетевая карта,

Второй вариант, на который я сбросил ссылку, это тазик+сетевая карта+модуль обработки на базе видеокарты.

 

Второй вариант, более интересный, потому сламывает традиции, превращает тазик в контролер с серьезной шиной данных, на которую по вкусу можно выставлять необходимые модули.

На гора получаем модульную а-ля кошку/джунипер.

 

Получить дополнительную инфу, болше чем выдано сложно.

В самом начале показано что работает, после по крайней мере есть 3 топика где продтверждено что работает, более того прекрасно работает на фре.

По софту, здесь никто дрова писать не будет, поэтому ожидать чуда от очередного пионера, зря потеряное время,

ровно и то что глупо спорить о супер памяти RLDRAM-II, потому как на тазик ее не прикрутиш что бы тут не написали.

Поетому все крутится вокруг стандартных железок и стандартного софта.

 

И весь прикол, как с этого конструктора лего, на базе писюка, собрать модульную кошку, десяти летней древности.

[pavlabor 1 939]

Но нагрузка на порту, плавает и Max. - 100M: 148,809 pps,

 

садитесь, два!

 

148,809 pps - это производительность всей коммутационной фабрики суммарно для всех портов (чипсета)

разделите ППС на минимально возможное количество байт в пакете и получите пропускную способность в байтах, затем умножте на восемь и получите пропускную способность в битах. ее будет ровно столько, сколько скорость портов Х количество портов девайса. ровно.

 

 

 

несущая частота в линии, она и в африке несущая, протсо если передачи нет, то идет пустая синхронизация

не идет.нет там несущей, когда передатчик молчит, курите IEEE 802.3 . отсутствие постоянной несущей - наследие разделяемой среды.

в витопарном эзернете появилось автосогласование и линксенс, но они передают очень короткие посылки (группы из нескольких единичных очень коротких импульсов, не модулированных, не пакетов) каждые 8мс во время тишины, но это НЕ несущая и есть только в вышеупомянутом витопарном эзернете, и токо на свичах, т.к. физически там топология точка-точка между трансиверами и появилась возможность невозбранно попискивать в линию о поддерживаемых скоростях.

 

Но для меня действительно не интересны некоторые тонкости, потому как я выше писал мне не интересно

 

это не тонкости, это базовые принципы! как понимание как ДВС в автомобиле работает.

а знание принципов избавляет от запоминания вороха тонких особенностей.

без их , понимания базовых принципов, технология превращается в колдунство.

 

Это тонкости.

Базовый принцип, это технология обработки пакета,

а какая там по скорости база, меня не интересует, потому как я всеравно не могу поменять мост на матере,

И на сегодня, в цене будут матери с большим количеством портов РСI-Е, х4, х8...,

хорошая карта и бополнительное расчетное ядро.

Все.

Дальше искаить/писать дрова.

И 40гиг, можно ставить за планку.

 

По поводу несущей и бестоковости даташитов.

Даташиты вещь нужная, но плохо что пишут их писатели,

а надиктовывают периодически инженера, которые годами не проверяют что там написано.

В результате, 30% даташита это недокументированый фичи, которые кровью и потом сам вычисляеш.

Отсюда несущая это тайна за семью печатями.

Например на порту MII, в зависимости от производителя чипов, она постоянная, RTL82XX,

в других чипах, ее нет, в третих ее можно менять под конкретный модуль, например под адсль модем.

Но при этом тактовая частота шины тактуется постояно.

Другой момент, это порт, если на него смотреть со стороны гнезда, то в целях економии електроенергии,

передатчики выключены, но если на него смотреть со стороны шины, то на каждый порт приходится по 100мегабит,

имея шину в 800 мегабит, и опрашивая в цикле 8 портов, можно обеспечит работу порта в режиме 100 мегабит.

Дальше идут страницы, 4 бита приема+4 бита передачи+2 бита типа+и один стоповый бит.

Расказывать мне про курите IEEE 802.3, не нужно, даю 100% что ты и сам его толком не курил,

просто выхватил фразу и думаеш что герой.

Получи пакет через, MII, обработай на есемблере, тогда и будеш героем.

И сразу раставится много по местам, но возникнет еще больше вопросов,

которые если знаеш, то умничать как то стремно.

Но это не относиться у софтовому роутеру.

А относиться то, что если взять гиговый 5-пртовый чип, сделать на нем сетевую карту,

транковый порт завернуть на шину писюка,

написать драйвер,

то получим киборга, который будет лер3 запихивать за пояс.

А если на этой же сетевой, приатачить коммутационнцю матрицу,

Так джунипер М80, будет просто отдыхать.

Все можно разрулить на уровни ОС, при чем рулить можно даже на винде.

 

Вот если есть желание разработать чтото толковое, можно подумать именно о такой карте.

Повторюсь, куба рулит, в связке 40 гиг, как два пальца об асфальт.

 

Еще один момент.

Сегодня идет возня на уровне, 48 портов по 100 гиг и более,

задачи как разрулить 10г, 40г уже решены пять-десять лет назад.

Уже есть 40гиговые сетевые карты.

Поетому искать проблему в разрезе "как разрулить 10г", не вижу смысла - включил и поехал.

[andryas 1 059]

Ну скрестить дешёвый свитч с линуксом пробует микротик. Правда дам процессоры совсем дохлые.

[pavlabor 1 939]

Выше писал джунипер М80, это комп уровня синклера, с приличной аппаратной обвязкой.

Проц не нужен для свича, в продвинутых свичах, 90% задач которые решает проц, это организация WEB интерфейса.

Все боевые задачи решаются на уровне сигнального чипа.

 

Но если посадить на ось фаервол, например с логическим шейпом, чтобы мир шейпил, локалку пропускал,

то задача становится не решаема для сигнального чипа и отправляется на решение центральному процу,

вот и начинаются грабли.

 

Поетому то что тут расписываем мы с ntil, дает понятие что можно решать на аппаратном уровне,

что решается на софтовом уровне.

Понимание этих вещей, позволяет правильно ставить задачу и выбирать железо для их решения.

 

Потому как в кошке и джунипере нет ничего божественного, такая же железка, просто заточена по что-то.

[NiTr0 584]

Проц не нужен для свича, в продвинутых свичах, 90% задач которые решает проц, это организация WEB интерфейса.

Все боевые задачи решаются на уровне сигнального чипа.

Аппаратно решаются задачи коммутации/фильтрации/шейпинга пакетов. Возможно (хотя маловероятно) - еще вставка опции 82 и т.п. вещей.

БГП и прочие протоколы маршрутизации, а зачастую и сложная обработка отдельных пакетов (PADI/DHCP) решаются процом.

И да, в свичиках процы как раз уровня не синклера, а минимум пентиума 1 по производительности, с памяти у них обычно десятки мегабайт (именно контрол плейн).

[NEP 217]

Сорри за оффтоп, но в данной теме оффтоп уже сплошной...

 

Американский форум- задал вопрос, тебе на него обстоятельно и вежливо ответят.

Еврейский форум- задал вопрос, тебе зададут встречный вопрос.

Русский форум-задал вопрос, тебе ещё 2 часа будут объяснять какой ты м@д#к!

 

На Украинском форуме начинают как на русском, продолжают как на еврейском, и, часто минуя американский вариант, начинают меряться фуями.

 

Не в обиду, но, ребята, откройте тему о современной архитектуре комутирующих устройств, и я с удовольствием её почитаю, когда мне это понадобится. Здесь мне интересно почитать о достижениях в области тазикостроительства.

 

На самом деле странно читать такое от человека желабщего почитать о достижениях в области тазикостроительства.

Потому как здесь именно и идет разговор, о архитектуре тазика.

 

Первый вариант, который предложен автором, это тазик+сетевая карта,

Второй вариант, на который я сбросил ссылку, это тазик+сетевая карта+модуль обработки на базе видеокарты.

 

Второй вариант, более интересный, потому сламывает традиции, превращает тазик в контролер с серьезной шиной данных, на которую по вкусу можно выставлять необходимые модули.

На гора получаем модульную а-ля кошку/джунипер.

 

 

Как человек, реализовавший не один проект на GPU от G80 до G200 ответственно вам заявляю, что второй вариант - это БРЕД Все GPU ориентированы на вычисления над вещественными числами. В этих архитектурах несколько типов памяти, но полная таблица маршрутизации помещается только в динамическую внешнюю GDDR на карте. Латентность произвольного доступа к этой памяти - порядка 200-300 тактов!

[pavlabor 1 939]

Это не бред, а стандартная архитектура от G80 до G200 - называется шасси,

остальное добавить по вкусу.

 

А летантность, это детали, именно того модуля который Вы добавили,

завтра в продаже появится что то другое и ситуация кардинально изменится.

Но шасси останется, шина останется, контролер с линухом или фрей останется.

Это концепция.

[ntil 57]

2 pavlabor

проверь личку, плиз